이 기사는 3월 7일 오전 08시38분 AI가 분석하는 투자서비스 '뉴스핌 라씨로'에 먼저 출고됐습니다.
[서울=뉴스핌] 이나영 기자= 반도체 IP개발 전문 기업 퀄리타스반도체가 5나노미터 PCle 6.0 PHY·PCle 4.0 PHY 제품 양산을 연내 목표로 하고 있다. AI 시장 개화에 초고속 인터페이스 IP 제품군을 확대하며 고객을 확보해나갈 계획이다.
퀄리타스반도체 관계자는 7일 "5나노미터(㎚·10억분의 1m) PCIe 6.0과 PCIe 4.0이 개발 진행 중으로 하반기 양산을 목표로 하고 있다. PCIe 6.0은 현존하는 대부분의 규격으로 확장이 가능하다"며 "초고속 인터페스 IP에 대한 산업 분야별 제품 포트폴리오 확대로 시장 지위를 선점하려 노력하고 있다"고 말했다.
퀄리타스반도체는 차세대 인터페이스 규격인 PCIe 6.0 파이(PHY) IP 기술을 개발 중에 있다. 국내 최초로, 세계로는 7번째로 100G급 세데스(100Gb/s) 속도로 PCle 6.0 PHY 회로 기술을 확보하게 된다. 100G 세데스 IP는 글로벌 기업 시높시스·케이던스·램버스 등이 진출해 있으며, 기술 진입 장벽이 매우 높은 시장이다. 현재 퀄리타스반도체는 PCIe 5.0까지 제품을 보유하고 있으며 Pcle 4.0은 16Gb/s, Pcle 5.0은 32Gb/s, Pcle 6.0은 64Gb/s 속도를 지원하고 있다.
PCIe는 고속 데이터 전송을 위한 인터페이스로, CXL은 PCIe 기반으로 CPU와 그래픽처리장치(GPU), 가속기 등 여러 장치와 메모리를 연결한다. 퀄리타스반도체에 따르면 현재 개발 중인 PCIe 6.0은 CXL과의 호환성을 확보한 상태다.
퀄리타스반도체는 5나노미터 핀펫(FinFET) 공정에 PCIe 4.0 파이도 개발을 진행 중이다. 현재는 8나노미터 PCIe 4.0 파이를 보유해 시장에 선보이고 있다. 주로 3·4·5나노는 AI와 모바일, 8·14나노는 자동차, 14나노 이상은 디스플레이에 사용된다.
2017년 설립된 퀄리타스반도체는 지난해 10월 코스닥에 상장했다. 퀄리타스반도체가 주력하는 인터페이스 IP는 2개 이상의 칩이나 네트워크를 상호연결하는 기술로 주요 IP 제품으로는 MIPI(Mobile Industry Processor Interface), PCle, SERDES 등이 있다. 반도체 IP는 반도체 칩에 내장되는 집적회로(IC)의 설계도로, 반도체 1개에 적용되는 IP는 약 70~100개에 달한다.
퀄리타스반도체는 관련 제품을 팹리스 기업과 디자인하우스 등에 공급하며 인터페이스 IP 시장을 선점하고 있다. 반도체 제조사는 이에 대한 라이선스를 구입해 칩 설계에 활용하게 된다. 퀄리타스반도체의 매출 대부분은 라이선스를 통해 발생되고 있다.
퀄리타스반도체는 삼성전자에 반도체 IP를 공급하면서 가파르게 성장해왔다. 지난 2020년 매출 13억원에서 2021년 40억원, 2022년 108억원으로 매년 2배 이상의 고성장을 이어왔다. 퀄리타스반도체는 지난 2019년부터 삼성전자 파운드리 협업 생태계인 'SAFE IP' 핵심 파트너로 활동 중이다
다만, 지난해 변동 공시를 통한 매출액은 106억원, 영업손실 113억원으로 둔화된 실적을 기록했다. 미래에셋증권은 MIPI·Pcle 동시 개발 프로젝트의 매출이 지연되면서 매출액이 소폭 하락했으며 연구개발 인력 충원으로 연구개발비가 증가했다고 분석했다. 올해는 인공지능(AI)과 자율주행 등 첨단 산업 발전을 통한 데이터 전송량의 폭발적 증가로 퀄리타스반도체의 수혜를 전망한다.
미래에셋증권은 "디자인하우스 업체와 진행 예정이었던 18억 규모의 프로젝트를 비롯해 일부 지연된 프로젝트 매출이 연중 인식될 것으로 보인다. 올해 관련 라이선스 매출이 인식돼 실적 개선에 기여할 것으로 전망된다"며 "Pcle 6.0도 내년 초 라이선스 계약으로 이어질 것으로 보인다"고 전했다.
nylee54@newspim.com
