파운드리 뛰어든 인텔도 TSMC에 줄서
삼성, TSMC 보다 먼저 3나노 칩 개발해야
세계 최초 GAA 적용, 수율 개선에 '사활'
[서울=뉴스핌] 서영욱 기자 = 애플과 인텔 등 글로벌 IT기업들이 TSMC 앞에 진을 쳤다. 아직 시제품도 나오지 않은 2나노 반도체를 가장 먼저 받기 위해서다. 선단 공정에서 가장 앞서고 있는 TSMC에 핵심 반도체 파운드리(위탁생산)를 맡겨 경쟁사들과의 격차를 벌이겠다는 전략이다. 수율 이슈 등으로 고객 이탈이 우려되고 있는 삼성전자는 올 상반기 내 예정된 3나노 칩 개발에 사활을 걸어야 할 처지다.
25일 외신 등을 종합해 보면 2025년 생산 예정인 TSMC의 2나노 반도체를 가장 먼저 받기 위해 애플과 인텔 등이 치열한 경쟁을 벌이고 있다. TSMC의 2나노 칩은 오는 2025년 생산 예정으로 애플과 인텔이 가장 먼저 사용하게 될 것이란 전망이다.
애플은 TSMC의 가장 큰 고객이다. 애플은 TSMC에서 생산하는 5나노 반도체, 연말 생산 예정인 3나노 반도체 모두 자사 기기에 사용할 예정이다. 애플 아이폰의 출시 기간을 고려하면 오는 2026년 발매 예정인 아이폰18에 2나노 칩이 처음 적용될 것으로 전망했다.
파운드리 시장에 다시 뛰어든 인텔도 우선 TSMC에서 만든 2나노 칩을 사용할 것으로 예상했다. 인텔은 최근 GPU(그래픽처리장치) 시장을 공략하고 있다. 경쟁사인 엔비디아, AMD 등을 따돌리기 위해 TSMC의 2나노 칩을 가장 먼저 받을 것이란 전망이다. 인텔은 향후 CPU와 GPU 모두 TSMC의 3나노 칩을 사용할 것으로 관측이다.
대만의 파운드리 업체인 TSMC는 지난해 4분기 말 기준 글로벌 파운드리 시장 점유율 52.1%로 독주 중이다. 아직 시제품도 나오지 않은 TSMC에 2나노 칩 주문 물량이 쏟아지는 이유는 TSMC의 선단공정이 차질 없이 진행되고 있어서다.
TSMC는 현재 4·5나노 칩을 생산하고 있고, 연내 3나노, 오는 2025년 2나노 칩을 생산하겠다는 계획을 세웠다. TSMC 고객들은 2026년 출시되는 제품에 2나노 반도체를 적용할 수 있을 전망이다.
TSMC의 최고경영자 C.C 웨이는 최근 실적발표 컨퍼런스콜에서 "2나노 칩 개발이 순조롭게 진행되고 있다"며 "2025년부터 사용가능할 것으로 보고 있다"고 전했다.
이와 달리 TSMC와 선단공정 경쟁을 벌이고 있는 삼성전자의 최근 분위기는 좋지 않다. 삼성전자는 글로벌 파운드리 시장에서 TSMC에 2위(18.3%) 자리를 유지하고 있지만, 격차가 크다. 삼성전자는 이 격차를 좁히기 위해 TSMC 보다 빠른 올 상반기 3나노 반도체를 생산하고 빅테크 기업들의 수요를 선점한다는 전략을 세웠다.
삼성전자는 3나노 공정에 세계에서 가장 먼저 게이트올어라운드(Gate-All-Around, GAA) 기술을 적용한다. GAA는 기존 핀펫의 3차원 구조에 채널 아랫면까지 모두 감싸 전류의 흐름을 세밀하게 제어하는 기술이다.
여기에 삼성은 한 발 더 나아가 MBCFET™(Multi Bridge Channel FET)을 독자적으로 개발했다. 기존의 가늘고 긴 와이어 형태의 GAA 구조를 한층 더 발전시켜 종이처럼 얇고 긴 모양의 나노시트를 적층하는 방식이다. 삼성에 따르면 MBCFET 구조를 적용한 3나노 공정은 핀펫 기반 5나노 공정 대비 성능은 30% 향상시키고 전력소모는 50%, 면적은 35% 줄일 수 있다.
TSMC는 2나노 칩에서야 GAA 기술을 적용할 예정이다. 삼성전자가 TSMC 보다 앞서 GAA 기술이 적용된 3나노 칩 생산에 성공한다면 초격차 기술력을 인정받고 글로벌 위상을 회복할 수 있다.
문제는 삼성전자의 수율이다. 현재 4나노 반도체를 생산하고 있는 삼성전자의 수율은 35% 수준으로 알려졌다. 시제품을 생산 중인 3나노 칩 수율은 이보다 더 낮다. 이 때문에 삼성전자의 3나노 칩 생산 일정이 올 상반기에서 더 늦춰질 수 있을 것이란 전망도 나온다.
반면 경쟁사인 TSMC의 4나노 칩 수율은 70% 수준으로 알려져 삼성의 주요 고객들이 이탈 움직임도 포착되고 있다. 최근 삼성전자의 주요 고객인 퀄컴 등이 파운드리 물량을 TSMC에 나눠 맡긴 것으로 알려졌다.
반도체 업계 관계자는 "삼성전자가 TSMC와의 격차를 줄이고 글로벌 리더십을 확보하기 위해선 수율 개선이 필수적"이라며 "최근 삼성전자의 4나노 공정이 안정화되면서 3나노 공정도 속도가 붙고 있다는 긍정적인 소식도 들린다. 3나노 칩 개발은 아직 초기 단계로 연구개발이 진행될수록 수율은 점차 개선될 것"이라고 전했다.
syu@newspim.com
