AI 핵심 요약
beta- 삼성전자 연구진이 23일 HBM 이후 3D D램 연구를 공개했다
- 산화물 반도체로 누설전류를 줄이는 구조를 시뮬레이션했다
- 적층 확대 땐 배선 간섭과 신뢰성 확보가 과제로 남았다
!AI가 자동 생성한 요약으로 정확하지 않을 수 있어요.
실물 제작 전 선행연구…배선 간섭은 과제
[서울=뉴스핌] 김정인 기자 = 삼성전자가 고대역폭메모리(HBM) 이후를 겨냥해 D램 셀 구조 자체를 바꾸는 차세대 기술 연구를 구체화하고 있다. 기존 평면 D램을 수직으로 적층하는 3차원(3D) 구조와 누설전류를 줄일 수 있는 산화물 반도체를 적용하는 방안을 검토하며 미래 D램의 한 방향을 제시했다.
◆ HBM 이후 겨냥한 3D D램 선행연구
23일 삼성전자에 따르면 삼성전자 소속 연구자는 지난 21일 유럽 반도체 연구기관 imec과 루벤가톨릭대학교(KU Leuven), 반도체 장비업체 램리서치(Lam Research) 연구진과 함께 산화물 반도체 채널을 적용한 모놀리식 3D D램 구조를 다룬 공동 논문을 발표했다.
논문 제1저자의 소속에는 삼성전자와 imec, KU Leuven이 함께 기재됐다. 해당 논문은 국제전기전자공학회(IEEE)의 전자소자 분야 학술지인 'IEEE Journal of the Electron Devices Society' 게재가 승인됐다.
이번 연구는 실제 D램 소자를 제작하거나 성능을 실험으로 검증한 결과는 아니다. 연구진은 공정 에뮬레이션과 소자 시뮬레이션, 기생성분 추출, 해석 모델링을 결합해 제안한 구조의 구현 가능성과 기술적 과제를 분석했다.
논문 역시 완전히 적층된 3D 게이트올어라운드(GAA) 산화물 반도체 소자의 직접적인 실험 검증은 아직 이뤄지지 않았다고 명시했다. 제품 개발이나 양산 기술 확보 단계가 아니라 차세대 D램 구조의 가능성을 검토한 선행 연구라는 의미다.
◆ 산화물 반도체로 누설전류 한계 낮춰
3D D램은 셀을 옆으로 더 작게 줄이는 대신 수직으로 세우거나 여러 층으로 쌓아 집적도를 높이는 구조다. 현재 D램은 셀이 작아질수록 저장할 수 있는 전하량이 줄고, 정보를 보관하는 동안 트랜지스터를 통해 전류가 새는 문제도 커져 평면 미세화만으로는 한계가 있다.
연구진은 이를 보완할 후보 소재로 기존 실리콘 대신 비정질 인듐·갈륨·아연 산화물(a-IGZO)을 적용했다. IGZO는 전류가 흐르지 않을 때 발생하는 누설전류가 적고 증착 방식으로 형성할 수 있어 여러 소자층을 순차적으로 쌓는 모놀리식 구조에 유리한 소재로 꼽힌다. 수직 비트라인과 수평 워드라인을 갖춘 3D D램 셀을 가상 공정으로 구현한 뒤 셀 크기와 배선 간격에 따른 전류 특성, 저장용량, 신호 감지 조건을 분석했다.
시뮬레이션 결과 산화물 반도체를 적용하면 기존 실리콘 기반 D램보다 누설전류 부담을 줄일 가능성이 있는 것으로 나타났다. 연구진이 제시한 최적 구조는 셀 단위 시뮬레이션에서 D램 동작에 필요한 전류와 데이터 보존 조건을 충족하는 것으로 계산됐다.
다만 실제 배열이나 제품 수준의 성능을 뜻하지는 않는다. 실제 측정값이 아니라 시뮬레이션과 해석 모델을 통해 산출한 결과다.
◆ 적층 늘수록 신호 간섭은 과제
논문은 3D D램에 적용했을 때 셀과 배선이 서로 어떤 영향을 주는지도 함께 분석했다. 실제로 여러 층을 쌓을 경우 배선 간 간섭이 커질 수 있는 만큼, 적층 과정에서 생길 수 있는 설계상의 한계까지 짚었다.
연구진은 산화물 반도체를 적용하더라도 셀을 여러 층으로 쌓는 과정에서 새로운 문제를 찾았다. 워드라인과 비트라인 등 배선 사이의 거리가 지나치게 가까워지면 서로의 전기 신호에 영향을 줘 저장된 정보를 정확하게 읽기 어려워질 수 있었다.
특히 트랜지스터와 배선을 연결하는 구간을 지나치게 줄이면 워드라인과 비트라인 사이의 전기적 간섭이 커져 신호 감지 성능이 떨어질 수 있었다. 연구진은 안정적인 동작을 위해 일정 수준 이상의 간격을 확보해야 한다고 제시했다.
이는 3D D램이 단순히 셀을 많이 쌓는다고 완성되는 기술이 아니라는 의미다. 적층 수를 늘리면서도 셀 크기와 배선 간격, 저장용량, 신호 전달 성능을 함께 맞춰야 한다.
논문도 공정 통합과 소자 신뢰성, 셀별 보존시간 편차와 최악 조건에서의 성능 등은 후속 연구가 필요한 과제로 남겼다.
이번 논문은 삼성전자의 공식 제품 로드맵이나 양산 계획을 공개한 자료는 아니다. 다만 삼성전자 연구진이 세계적인 반도체 연구기관과 장비업체 연구진과 함께 차세대 3D D램 구조와 구현 과제를 구체적으로 검토했다는 점에서 HBM 이후를 대비한 삼성전자의 미래 메모리 연구 방향을 보여주는 사례로 평가된다.
kji01@newspim.com
