[베이징=뉴스핌] 최헌규 베이징 특파원= 화웨이가 차세대 스마트폰용 반도체인 기린(麒麟) 칩 개발에 속도를 내고 있다.

화웨이는 첨단 반도체 제조공정의 기술적 제약을 극복하기 위해 칩 내부 회로를 입체적으로 배치하는 독자 기술을 발전시키는 한편, 차세대 제품의 시험에서도 기대에 부합하는 결과를 얻었다고 밝혔다.

중국 반도체 자립을 추진하는 화웨이가 제조공정의 열세를 설계 혁신으로 보완할 수 있을지 주목된다.

13일 중국 매체 콰이커지와 제일재경 등에 따르면 화웨이는 상하이 린추후(练秋湖) 연구개발센터에서 기린칩 기술 교류회를 열고 차세대 칩 개발 현황과 핵심 기술을 공개했다. 화웨이가 기린칩을 주제로 기술 소통 행사를 개최한 것은 6년 만이다.

화웨이 반도체 사업 및 무선 단말 칩 제품관리부 책임자인 쉬쑹위(徐松余)는 2027년형 차세대 기린칩이 시험 단계에 들어섰으며, 현재까지 시험 결과가 기대에 부합한다고 밝혔다. 다만 구체적인 출시 시점이나 제품 사양은 공개하지 않았다.

이번 발표의 핵심은 기린 9050 시리즈에 양산 적용한 독자 기술인 '로직 폴딩(Logical Folding·逻辑折叠)'이다. 반도체 성능을 높이기 위해 트랜지스터 크기를 줄이는 기존 방식에만 의존하지 않고, 회로 배치와 신호 전달 경로를 최적화해 집적도와 에너지 효율을 개선하는 기술이다.

화웨이는 여러 반도체 다이(Die)를 하나의 칩처럼 통합 설계하고, 일부 회로를 수직 방향으로 재배치해 연산 장치와 SRAM 캐시 사이의 신호 전달 거리를 줄이는 방식을 적용했다.

회로 간 데이터 이동에 걸리는 시간과 전력 소모를 줄여 첨단 제조공정의 한계를 설계 혁신으로 보완하려는 접근이다.

화웨이에 따르면 기린 9050 시리즈는 트랜지스터 집적 밀도를 53.5% 높였다. 상위 모델인 기린 9050 프로의 CPU 고성능 코어 에너지 효율은 41% 개선됐으며, 신경망처리장치(NPU)의 연산 성능은 140% 향상됐다.

화웨이는 기린 9050 프로의 하이브리드 본딩 간격도 현재 1.5마이크로미터(㎛)에서 2027년 1㎛로 줄일 계획이다. 본딩 간격이 좁아지면 회로 간 고속 연결 통로를 늘리고 더 많은 회로층을 입체적으로 구성할 수 있다.

화웨이는 향후 로직 폴딩 기술을 지속적으로 발전시켜 향후 10년간 기린칩의 성능을 개선할 수 있을 것으로 기대하고 있다.

기린칩은 화웨이의 스마트폰 사업과 반도체 자립을 상징하는 제품이다. 미국의 대중국 반도체 수출 규제로 첨단 칩 공급에 차질을 빚은 화웨이는 2020년 기린 9000 출시 이후 한동안 자사 칩을 스마트폰에 제대로 활용하지 못했다.

화웨이는 2023년 8월 기린칩을 탑재한 스마트폰을 다시 선보이며 자체 반도체 생태계 복원에 나섰다. 화웨이는 2023년 이후 기린칩 기반 단말기의 누적 출하량이 1억대를 넘어섰다고 밝혔다.

이번 발표는 전날 중국 최대 D램 제조사 창신메모리테크놀로지(CXMT)가 차세대 메모리 기술의 진전을 공개한 것과 맞물려 중국 반도체 산업의 기술 자립 움직임을 보여준다.

CXMT는 기존 6F²보다 메모리 셀 면적을 줄일 수 있는 4F² 구조를 적용한 서버용 DDR5 메모리 모듈을 연내 선보이겠다고 밝혔다. 다만 양산 수율과 실제 성능에 대해선 추가 검증이 필요하다는 지적도 나온다.

화웨이가 시스템 반도체의 설계 혁신에 집중한다면 CXMT는 메모리 집적도와 제조 기술을 끌어올리는 데 주력하고 있다. 두 기업의 잇따른 발표는 중국이 미국의 기술 통제 속에서도 반도체 공급망의 자립도를 높이려는 가운데, 한국 기업들이 강점을 가진 시스템 반도체와 메모리 시장 모두에서 경쟁 압력이 커질 것임을 예고하는 것이어서 주목된다.

[베이징=뉴스핌] 최헌규 베이징 특파원 chk@newspim.com